Мікросхема SAK-TC1791S-384F200EP Infineon корпус BGA-292

Мікросхема SAK-TC1791S-384F200EP Infineon корпус PG-LFBGA-292  використовується в автомобільній електроніці в блоках ECU, ABS, BCM приладових панелях та в інших
характеристика SAK-TC1791S-384F200EP datasheet 
https://www.infineon.com/dgdl/Infineon-TC1791-DS-v01_01-en.pdf?fileId=db3a30433580b3710135afe8eb475643
TC1791-Огляд продукту
https://www.infineon.com/dgdl/TC1791-Product%20Brief.pdf?fileId=db3a30432ba3fa6f012bf2e8d58677f4

SAK-TC1791S-384F200EP має такі особливості:
• Високопродуктивний 32-розрядний суперскалярний процесор TriCore V1.6 із 6-ступеневим конвеєром
– Чудова продуктивність у реальному часі
– Надійна обробка бітів
– Повністю інтегровані можливості DSP
– Пристрій багаторазового накопичення, здатний підтримувати 2 операції MAC за цикл
– Повністю конвеєрний блок з плаваючою комою (FPU)
– Робота 200 МГц у повному діапазоні температур
• 32-розрядний процесор периферійного керування з однотактовою інструкцією (PCP2)
– 16 Кбайт пам’яті параметрів (PRAM)
– 32 Кбайт кодової пам’яті (CMEM)
– Робота 200 МГц у повному діапазоні температур
• Кілька пам'яті на чіпі
– 3 Мбайт програмної флеш-пам’яті (PFLASH) з ECC
– Флеш-пам’ять даних на 192 Кбайт (DFLASH), придатна для емуляції EEPROM
– 2 x 8 Кбайт Key Flash
– 128 Kbyte Data Scratch Pad RAM (DSPR)
– Кеш інструкцій 16 Кбайт (ICACHE)
– 32 Кбайт інструкцій Scratch Pad RAM (PSPR)
– Кеш даних 16 Кбайт (DACHE)
– 128 Кбайт пам’яті (SRAM)
– 16 Кбайт BootROM (BROM)
• 16-канальний контролер DMA
• 8-канальний безпечний контролер DMA (SDMA).
• Складна система переривань з 2 × 255 апаратними рівнями арбітражу пріоритетів
обслуговується центральним процесором або PCP2
• Високоефективна структура шини на кристалі
– 64-розрядне перехресне з’єднання між процесором, флеш-пам’яттю та пам’яттю даних
– 32-розрядна системна периферійна шина (SPB) для периферійних і функціональних блоків на кристалі
– Один автобусний міст (SFI Bridge)
• Універсальні вбудовані периферійні пристрої
– Два асинхронних/синхронних послідовних канали (ASC) з генератором швидкості передачі даних,
парність, кадрування та виявлення помилок переповнення
– Чотири високошвидкісні синхронні послідовні канали (SSC) з програмованими даними
довжина і напрямок зміщення
– Чотири модулі SSC Guardian (SSCG), по одному для кожного SSC
– Два послідовних інтерфейси Micro Second Bus (MSC) для розширення послідовного порту до зовнішнього
силові пристрої
– Два високошвидкісні інтерфейси Micro Link (MLI) для послідовного інтерпроцесора
спілкування
– Один модуль MultiCAN із 4 вузлами CAN і 128 вільними повідомленнями, які можна призначити
об’єкти для високоефективної обробки даних через буферизацію FIFO та дані шлюзу
передача (один вузол CAN підтримує функціональність TTCAN)
– Один модуль FlexRayTM з 2 каналами (E-Ray).
– Два модулі масиву таймерів загального призначення (GPTA) з додатковим локальним таймером
Cell Array (LTCA2), що забезпечує потужний набір фільтрації цифрового сигналу та таймера
функціональність для реалізації автономного та комплексного керування введенням/виведенням
– Два захоплення / порівняння 6 модулів
– Два таймери загального призначення 12 (GPT120 і GPT121)
• 44 лінії аналогового входу для АЦП
– 4 незалежних ядра (ADC0, ADC1 і ADC2)
– Діапазон напруг аналогового живлення від 3,3 В до 5 В (одне живлення)
• 4 різні вхідні канали FADC
– канали з керуванням імпедансом і накладені на входи ADC1
– Надзвичайно швидке перетворення, 21 цикл fFADC
– 10-бітне аналого-цифрове перетворення (вищої роздільної здатності можна досягти шляхом усереднення
послідовні перетворення у фільтрі зменшення цифрових даних)
• 8 рядків цифрового введення для SENT
– зв'язок згідно специфікації SENT J2716 FEB2008
• 128 цифрових ліній введення-виведення загального призначення (GPIO)
• Цифрові порти вводу/виводу з можливостями 3,3 В
• Підтримка налагодження на чіпі для OCDS рівня 1 (CPU, PCP, DMA, шини на чіпі)
• Доступний чіп Dedicated Emulation Device (TC1791ED)
– багатоядерне налагодження, відстеження в реальному часі та калібрування
– чотири/п’ятипровідний інтерфейс JTAG (IEEE 1149.1) або двопровідний DAP (порт доступу до пристрою)
• Система управління живленням
• Блок генерації тактової частоти з PLL і PLL_ERAY
• Гнучкий двигун CRC (FCE)
– Поліном Ethernet IEEE 802.3 CRC32: 0x82608EDB (CRC ядро 0)
– CRC32C Castagnoli: 0xD419CC15 (CRC ядро 1)
• Захищене апаратне розширення (SHE)
– Щоб отримати додаткову інформацію, зверніться до свого представника Infineon